一、前期準(zhǔn)備
1. 設(shè)備與配件
示波器：至少 2 通道，推薦 4 通道（同時測電源、復(fù)位、時鐘、使能），帶寬≥被測信號 5 倍；
探頭：10:1 衰減探頭（標(biāo)配），必須做補償校準(zhǔn)；
輔助：接地彈簧環(huán)、短地線（關(guān)鍵！長線會引入噪聲、時序偏移）、隔離變壓器 / 電池供電示波器（避免共地串?dāng)_燒板）；
被測板：電源、復(fù)位、各路使能、PGOOD、時鐘、CPU 核心電壓等待測點。
2. 探頭預(yù)處理（降噪核心）
示波器開機預(yù)熱 5min，執(zhí)行探頭補償校準(zhǔn)；
拆掉探頭長線鱷魚夾，換上接地彈簧圈，緊貼芯片 GND 焊盤；
測量高速 / 低壓電源時全部用 10:1 模式，禁止 1:1（噪聲大、帶寬低）；
多通道同步測量時，所有探頭地線接同一個 GND 區(qū)域，防止地壓差帶來時序誤差。
二、示波器基礎(chǔ)參數(shù)設(shè)置（時序測量專用）
1. 垂直（電壓）設(shè)置
每路通道單獨調(diào)節(jié)檔位，匹配被測電壓：
3.3V → 500mV/div；1.8V/1.0V → 200mV/div；核心 0.8V → 100mV/div
耦合方式：DC 耦合（必須，AC 會濾除上電直流爬升沿，看不到上電過程）；
阻抗：默認 1MΩ，50Ω 僅測高頻差分時鐘，電源時序不用。
2. 水平（時間）設(shè)置
上電時序跨度差異極大，分兩檔：
粗測整體上電流程：10ms/div ~ 100ms/div，看各路電源先后啟動；
精測沿與延時：1μs/div ~ 100μs/div，測 PGOOD 建立、復(fù)位釋放、電源爬升時間。
3. 觸發(fā)設(shè)置（最關(guān)鍵，抓上電瞬間）
目標(biāo)：只捕捉開機上電瞬間波形，不抓穩(wěn)態(tài)波形
觸發(fā)源：選最先上電的主電源軌（如 12V/5V 輸入）；
觸發(fā)類型：邊沿觸發(fā) Edge；
觸發(fā)沿：上升沿（上電爬升沿）；
觸發(fā)電平：設(shè)為電源電壓 10% 位置（如 5V 電源設(shè) 0.5V，剛好捕捉上電起始點）；
觸發(fā)模式：
單次觸發(fā) SINGLE（首選！上電一次只捕獲一幀完整時序，不會重復(fù)刷新覆蓋波形）；
普通 Normal：反復(fù)上電對比；自動 Auto 不推薦，穩(wěn)態(tài)會刷屏。
三、標(biāo)準(zhǔn)測量接線方案（4 通道通用）
表格
通道 測量信號 測點選擇要點
CH1 主輸入電源（12V/5V） 電源輸入插座、濾波電感前端，上電第一路
CH2 次級電源（3.3V） Buck 輸出電容端，盡量靠近芯片供電腳
CH3 核心電壓（1.0V/0.8V） CPU/FPGA 內(nèi)核供電焊盤
CH4 復(fù)位信號 RST_N / PGOOD 芯片復(fù)位引腳、電源 IC 電源良好信號
進階：多路使能 EN、時鐘 CLK 可替換 CH4，一次對比多路時序關(guān)系。
接線規(guī)范
探頭探針尖直接點焊盤，不要飛長線；
地彈簧環(huán)就近扣在芯片 / 電容 GND，距離探針＜5mm；
禁止探頭地線跨不同電源地平面，會產(chǎn)生壓差偏移時序。
四、完整操作步驟
步驟 1：靜態(tài)接線，斷電接好所有探頭
電路板完全斷電，依次接 CH1~CH4，地線統(tǒng)一接板子主 GND。
步驟 2：示波器參數(shù)初始化
復(fù)位示波器預(yù)設(shè)，全部通道 DC 耦合、10:1 探頭；
水平時基先設(shè) 50ms/div，垂直檔位按各路電壓調(diào)好；
觸發(fā)設(shè)為 CH1 上升沿，電平 10% Vin，觸發(fā)模式SINGLE 單次；
打開通道標(biāo)簽、光標(biāo)測量、波形存儲功能。
步驟 3：觸發(fā)捕獲上電波形
確認示波器屏幕顯示「等待觸發(fā)」；
給電路板上電，示波器自動捕獲一整段上電全過程波形；
捕獲完成后波形凍結(jié)，可縮放、光標(biāo)測量；
若沒抓到：降低觸發(fā)電平、調(diào)慢時基、檢查探頭是否虛接。
步驟 4：波形分析與時序測量
1. 測量電源爬升時間（t_rise）
使用示波器光標(biāo)測量 Cursor：
光標(biāo) 1：電壓 10% Vout；光標(biāo) 2：90% Vout；兩者差值 = 上升時間。
2. 多路電源延時（核心時序指標(biāo)）
以 CH1 主電源為基準(zhǔn)：
測 CH1 上升沿 10% 點 → CH2 3.3V 上升沿 10% 點的時間差，即兩路電源啟動延時；
核對規(guī)格書要求：比如 5V 先出，延時≥1ms 再出 3.3V。
3. PGOOD / 復(fù)位時序
PGOOD：電源達到 95% 額定電壓后多久拉高；
RST_N：所有電源穩(wěn)定、PGOOD 有效后，復(fù)位釋放延時；
違規(guī)現(xiàn)象：復(fù)位提前釋放、PGOOD 滯后、內(nèi)核電壓早于 IO 電壓。
4. 異常觀測
重點看是否存在：
上電過沖（尖峰超過額定電壓 120%，損壞芯片）；
電源打嗝、反復(fù)啟停；
各路上電順序顛倒；
復(fù)位提前釋放導(dǎo)致芯片啟動異常。
步驟 5：存儲對比
捕獲合格 / 異常波形分別保存，方便對比調(diào)試；多次上電可使用 Normal 觸發(fā)，疊加多幀波形看重復(fù)性。
五、高頻調(diào)試避坑要點（常見誤差來源）
地線過長：最大時序誤差來源，長線地線會引入電感，上升沿畸變、延時讀數(shù)不準(zhǔn)，必須用短彈簧地；
AC 耦合誤用：看不到上電直流爬升，完全測不出上電時序，全程 DC 耦合；
觸發(fā)用下降沿：只能掉電波形，抓不到上電；
多通道地分開接：不同地平面存在壓降，各路時序出現(xiàn)虛假偏移；
示波器不隔離：市電共地會通過探頭短路被測板電源，燒器件；筆記本供電示波器或隔離變壓器可解決；
探頭未補償：波形邊沿變形，上升時間測量偏大；
時基檔位太快：上電全過程只顯示一小段，丟失前后電源、復(fù)位時序關(guān)系。
六、補充：掉電時序測量（拓展）
只需修改觸發(fā)設(shè)置：
觸發(fā)沿改為下降沿；
觸發(fā)電平設(shè) 90% 額定電壓；
SINGLE 觸發(fā)，斷開板子供電，捕獲掉電時序，驗證各路掉電先后、復(fù)位保持時間。
七、快速測試流程極簡總結(jié)
校準(zhǔn)探頭→DC 耦合→地線彈簧短接 GND→觸發(fā)設(shè)主電源上升沿 10% 電平→SINGLE 單次觸發(fā)→上電抓波形→光標(biāo)測各路延時、上升時間、PGOOD / 復(fù)位時序。